Kopfzerbrechen für ESD-Designer bei mehreren Anforderungen an Automobiltests, Teil I

Der Trend zur „intelligenten Elektrifizierung“ der Gesellschaft treibt die Notwendigkeit einer ESD-Immunität auf Systemebene voran. IEC 61000-4-2 [1] definiert, wie die Prüfung der Immunität gegen elektrostatische Entladungen auf Systemebene durchzuführen ist. Bis vor etwa 15 Jahren umfasste der Schutz vor solchen Ereignissen die Implementierung von Ad-hoc-ESD-Schutzmaßnahmen (TVS – Transient Voltage Suppressors) auf Platinen-/Systemebene in der Nähe der Anschlüsse, die mit der „Außenwelt“ verbunden sind.

Allerdings entwickelt sich ein neuer Trend zur Implementierung von Robustheit auf Systemebene auf Komponentenebene (d. h. auf dem Chip) schnell zur Standardpraxis, der hauptsächlich auf den Wunsch zurückzuführen ist, die System-/Board-Designkosten zu senken.

Auch wenn dies auf dem Papier wie ein logischer Schritt klingt, stellt es den ESD-Designer von Komponenten in folgenden Punkten vor enorme Herausforderungen:

In der Automobilwelt ist die Situation noch herausfordernder. Neben der ESD-Störfestigkeit auf Systemebene (ISO 10605 [2], angepasst an IEC 61000-4-2) gibt es eine Vielzahl weiterer Anforderungen, die sich mit der Störfestigkeit gegenüber beiden elektrischen Störungen befassen (ISO 7637 [3, 4, 5]). und zu HF-Störungen (IEC 62132 [6]), die eingehalten werden müssen.

Dieser Artikel ist in zwei Teile gegliedert. Dieser erste Teil befasst sich mit den ESD-Designherausforderungen, die sich aus den ISO 10605-Spezifikationen ergeben, während im zweiten Teil die Kompromisse zwischen ESD-Design und EMV-Immunitätsanforderungen untersucht werden.

Um der Nachfrage nach flächenmäßig wettbewerbsfähigen On-Chip-ESD-Lösungen nach IEC (mit Zielen von mehr als 30 A für die Level-4-Spezifikation) gerecht zu werden, ist die Implementierung eines SCR-basierten Schutzsystems ein Muss. Aufgrund der geringen Haltespannung ist diese Lösung hinsichtlich der Verlustleistung äußerst vorteilhaft. Dies kann jedoch mit einer großen Schwankung zwischen Auslösespannung und Haltespannung einhergehen, was zu einer ungleichmäßigen Stromleitung führen und die Lösung unwirksam machen kann. Dies wird bei den spezifischen Unterschieden zwischen IEC 61000-4-2 und ISO 10605 aus Sicht des ESD-Designs eine Rolle spielen.

ISO 10605 spezifiziert vier verschiedene RC-Kombinationen (R=330 Ω, R=1,5 KΩ, C=150 pF und 330 pF), was zu Impulsabklingzeiten im Bereich von 60 ns bis 600 ns führt. Die tatsächlich auf Platinen-/Systemebene erforderlichen RC-Kombinationen sind zum Zeitpunkt des Komponentendesigns möglicherweise nicht bekannt. Die direkte Konsequenz besteht darin, dass der ESD-Designer die ESD-Lösung für alle vier Spannungswellenformen mit völlig unterschiedlichen Impulsbreiten, Energieinhalten und Anstiegszeiten validieren muss.

In [7] wurde berichtet, dass ein HV-SCR, der die Anforderungen der IEC-Stufe 4 erfüllt (entsprechend ISO mit R = 330 Ω und C = 150 pF), alle anderen ISO-Belastungskombinationen mit größerer Kapazität und größeren Widerständen kläglich nicht bestanden hat. Die Hauptursache wurde in der mangelnden Leistungsskalierbarkeit des HV-SCR identifiziert, die durch eine statische Filamentbildung bei Impulsen über 100 ns verursacht wurde. Außerdem wurde eine Korrelation erster Ordnung zwischen der TLP-Belastungsdauer und dem ISO-Level festgestellt (siehe Abbildung 1 [7]).

Abbildung 1: Langpuls-TLP kann die Auswirkungen der verschiedenen Kombinationen des ISO-Tests nachahmen [7]

Um das Leistungsziel zu erreichen, musste eine neue Architektur entwickelt werden, was zu offensichtlichen Verzögerungen bei der Produktentwicklung führte. Ein ähnliches Problem (dh fehlende Korrelation zwischen TLP- und ISO-Test mit R=1,5K Ω) wurde auch in [8] berichtet.

Obwohl die vier Belastungswellenformen in ISO 10605 ziemlich gut definiert sind, gibt es keine Garantie dafür, dass dieselben Wellenformen tatsächlich auf Komponentenebene ausgeübt werden. Dies ist das wichtigste konzeptionelle Problem hinter der Idee, die ESD-Robustheit auf Systemebene auf Komponentenebene zu implementieren, d und/oder diskrete Komponenten). Insbesondere induktive Lasten (d. h. lange Leiterbahnen auf der Platine, Vorhandensein von Gleichtaktdrosseln oder Entladungen durch lange Kabel) führen zu erheblichen Abweichungen von den erwarteten ISO 10605-Wellenformen, sowohl in der Dauer (kann viel länger werden) als auch in der Form (stattdessen oszillierend). des exponentiellen Zerfalls).

Leider hängt das Verhalten von ESD-Klemmkomponenten, die für die Robustheit auf Systemebene verwendet werden, stark von der Spannungswellenform ab. Das Fazit ist, dass es praktisch unmöglich ist, die Robustheit des ESD-Systems auf Komponentenebene zu garantieren, ohne alle Details der System-/Board-Implementierung zu kennen. Eine Folge dieser Tatsache ist, dass die Praxis, die ESD-Robustheit auf Systemebene im Datenblatt einer Komponente anzugeben, nutzlos ist und irreführend sein könnte.

Ein typischer Parameter, der von der Systemimplementierung beeinflusst wird, ist die Anstiegszeit auf Komponentenebene. In [9] wurde berichtet, dass große induktive Lasten an CAN-Pins die Anstiegszeit einer ISO-10650-Belastung auf >50 ns erhöhen könnten. Diese langsamen Werte wirkten sich auf den Auslösemechanismus der ESD-Zelle aus und führten zu einer ungleichmäßigen Auslösung, wodurch die Spezifikationen nicht erfüllt wurden. Auch hier wurde ein neuartiges Layout mit interner Rückballastierung entwickelt, um die Abhängigkeit der ESD-Zelle von der Anstiegszeit zu minimieren.

Gleichtaktdrosseln (CMCs) sind oft erforderlich, um die EMV-Emissionsanforderungen in differenziellen Kommunikationsbussen (LIN, CAN usw.) zu erfüllen, mit einer typischen Induktivität von 100 µH. Ein CMC wird direkt im ESD-Entladungspfad platziert und grundsätzlich würde man eine vorteilhafte Hochfrequenzdämpfung der ESD-Energie erwarten. Leider zeigt ein CMC ein starkes Sättigungsverhalten (aufgrund der Ferritsättigung), was ab einem bestimmten Schwellenstrom zu einer drastischen Reduzierung der Induktivität führt. Darüber hinaus weist ein CMC typischerweise eine unerwünschte Snapback-Eigenschaft für ESD-Stromdichten auf. Dieses stark nichtlineare Verhalten kann dazu führen, dass der ESD-Schutz auf Komponentenebene je nach Stromdichte mehrmals in den Snapback-Modus ein- und ausschaltet. Dies könnte zu einem ungleichmäßigen Einschalten führen (Abbildung 2), was zu einem vorzeitigen Ausfall des ESD-Schutzes auf Komponentenebene führen könnte [10].

Abbildung 2: Stromdichte und Gittertemperatur eines SCR, der einem doppelten Triggerimpuls ausgesetzt war, verursachten das Vorhandensein von CMC. Es ist ersichtlich, dass der zweite Impuls eine fadenförmige Leitung im Gerät verursacht, die das ISO-Spezifikationsziel nicht erfüllen kann [10].

Die Automobilumgebung ist für elektronische Systeme extrem rau. Um einen zuverlässigen Betrieb unter allen möglichen Bedingungen zu gewährleisten, werden strenge EMV-Immunitätsanforderungen durchgesetzt. Aus ESD-Sicht stehen EMV-Störfestigkeitsanforderungen manchmal im Widerspruch zu ESD-Anforderungen, was das ESD-IP-Codesign zu einer äußerst schwierigen Aufgabe macht.

Wie bereits erwähnt, wird ISO 7637 verwendet, um Automobilsysteme gegen eine Vielzahl vorübergehender elektrischer Störungen zu charakterisieren, die in einer Automobilumgebung auftreten können. Diese werden durch die verschiedenen Szenarien verursacht, durch die induktive Lasten (wie den Motor) oder die Batterie geschaltet/getrennt werden können. Die gebräuchlichsten Testimpulse sind 1, 2a/2b, 3a/3b, 4 und 5a/b, die sich hinsichtlich Polarität, Amplitude, Impulsbreite und Anstiegszeit unterscheiden. Obwohl sie alle unterschiedlich sind, weisen diese Testimpulse einen Energiegehalt auf, der weit über dem liegt, dem eine ESD-Zelle mit Komponentenpegel (HBM, CDM) standhalten kann [11].

Allerdings können ESD-Zellen auf Komponentenebene, die für die ESD-Immunität auf Systemebene ausgelegt sind, einem viel höheren Energieniveau standhalten. Daher wird es zur Standardpraxis, dass ESD-Zellen auf Komponentenebene eine doppelte Aufgabe erfüllen, d. h. um sowohl ESD- als auch EMV-Immunität gegenüber elektrischen Störungen zu gewährleisten. Daher berichten immer mehr Komponentendatenblätter über die Robustheit von Pins, die mit der Außenwelt verbunden werden, gegenüber ISO 7637.

Die gemeinsame Gestaltung der ESD-Immunität und der Immunität gegen elektrische Störungen ist nicht trivial. Neben der Fähigkeit, mit den Testimpulsen 1, 2 und 5 gleichstromähnlichen Dauern standzuhalten, erfordern die damit verbundenen langsamen Anstiegszeiten eine pegelgesteuerte Auslösung des ESD-Schutzes. Dies setzt die Verfügbarkeit eines Anschlusses mit geeigneten Durchbrüchen voraus, um sowohl ESD- als auch EMV-Anforderungen zu erfüllen.

Zusätzlich zur Immunität gegenüber elektrischen Störungen müssen Automobilsysteme gemäß IEC62132-4 auch robust gegen HF-Störungen sein. Zur Messung der elektromagnetischen Immunität eines ICs von 150 kHz bis 1 GHz wird eine Methode der direkten Leistungsinjektion (DPI) verwendet. Die Wechselwirkung zwischen ESD-Immunität und DPI ist nicht eindeutig, da sowohl ESD als auch DPI schnell ansteigende Spannungsflanken aufweisen, wenn auch mit unterschiedlichen Amplituden.

In [11] wurde über den Fall berichtet, dass ein LIN-Pin die ESD-Immunität bestand, aber den DPI-Test nicht bestand. Es wurde festgestellt, dass das von der RC-ausgelösten ESD-Zelle während des DPI-Tests in das Substrat injizierte (und dann an den LIN-Pin gekoppelte) Rauschen die Ursache für den Testfehler war. Um dieses Problem zu lösen, musste eine neue, pegelgesteuerte ESD-Zelle entwickelt werden. In ähnlicher Weise hat in [12] eine robuste RC-ausgelöste ESD-Zelle den DPI-Test nicht bestanden, hauptsächlich bei niedrigen Frequenzen. Um dieses Problem zu lösen, war eine Neugestaltung der RC-Trigger-Schaltung erforderlich, da es nicht möglich war, eine effektive Level-Trigger-ESD-Zelle für ESD-Immunität zu entwickeln.

Aus den obigen Beispielen geht hervor, dass pegelgesteuerte ESD-Zellen erforderlich sind, um die DPI-Anforderungen zu erfüllen. Es gibt jedoch Situationen, in denen RC-ausgelöste ESD-Zellen äußerst wünschenswert sind. Ein solches Szenario ist, wenn ein induktiver Rücklaufschutz erforderlich ist. Dies ist typischerweise bei Ausgangspins der Fall, die induktive Lasten wie externe Kabel und/oder Drosseln antreiben. Wenn die Stromversorgung ausgeschaltet ist, ist es praktisch (dh es ist kein zusätzlicher induktiver Rücklaufschutz erforderlich), die in den Induktoren gespeicherte Energie über die ESD-Zelle abzugeben. Dies geschieht typischerweise durch RC-Triggerung der ESD-Zelle im MOS-Leitungsmodus, um die Spannungen auf sicheren Niveaus zu halten. Wie aus dem obigen Beispiel hervorgeht, können funktionale Anforderungen zu entgegengesetzten Designanforderungen an ESD-Zellen führen.

Der Trend, sowohl ESD- als auch EMV-Immunität zunehmend vom System/der Platine auf die Komponentenebene zu verlagern, stellt den ESD-Designer von Komponenten vor beispiellose Herausforderungen. Die Auswirkungen des Co-Designs der EMV-ESD-Immunität wurden hier zusammen mit mehreren Fallstudien besprochen. In Teil 2 dieses Artikels gehen wir auf die Kompromisse zwischen ESD-Design und EMV-Störfestigkeitsanforderungen ein.

AutomotiveesdGianluca Bosellitesting

Dr. Gianluca Boselli ist seit 2001 bei Texas Instruments, Inc., Dallas, Texas, und derzeit Leiter des ESD-Teams des Unternehmens. Boselli hat zahlreiche Artikel zum Thema ESD und Latch-up verfasst und präsentiert. Er hatte außerdem mehrere Führungspositionen in der EOS/ESD Association inne, als Präsident in den Jahren 2018–2019 und derzeit als Mitglied des Vorstands der Association.

Deine Email-Adresse wird nicht veröffentlicht.

Kommentar

Name*

Email*

Webseite

Speichern Sie meinen Namen, meine E-Mail-Adresse und meine Website in diesem Browser für den nächsten Kommentar.

D